IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2014;22(6):1281-1293. doi: 10.1109/TVLSI.2013.2267754 Q23.22025

STT-RAM Cache Hierarchy With Multiretention MTJ Designs

带有多重保持MTJ设计的STT-RAM缓存层次结构

Sun, Zhenyu; Bi, Xiuyuan; Li, Hai; Wong, Weng-Fai; Zhu, Xiaochun

DOI: 10.1109/TVLSI.2013.2267754

期刊名：Ieee transactions on very large scale integration (vlsi) systems

缩写：IEEE T VLSI SYST

ISSN：1063-8210

e-ISSN：1557-9999

IF/分区：3.2/Q2

全文链接

官方链接

PMC全文

引文链接

复制

已复制！

格式：